mirror/rpcs3
1
0
Fork 0
mirror of https://github.com/RPCS3/rpcs3.git synced 2025-02-21 18:39:57 +00:00
Code Issues Packages Projects Releases Wiki Activity

SPU LLVM: Improve expression matching detection for moved registers

Browse Source
This commit is contained in:
Elad Ashkenazi 2022-06-10 13:34:12 +03:00 committed by Ivan
parent da6434a65a
commit 17e28ae85d
1 changed files with 12 additions and 12 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

24
rpcs3/Emu/Cell/SPURecompiler.cpp
View File

@ -7042,7 +7042,7 @@ public:
void SHLQBYI(spu_opcode_t op)
{
if (!m_interp_magn && !op.i7) return set_vr(op.rt, get_vr(op.ra)); // For expressions matching
if (get_reg_raw(op.ra) && !op.i7) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false); // For expressions matching
const auto a = get_vr<u8[16]>(op.ra);
const auto sc = build<u8[16]>(0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15);
const auto sh = sc - (get_imm<u8[16]>(op.i7, false) & 0x1f);
@ -7270,19 +7270,19 @@ public:
void ORI(spu_opcode_t op)
{
if (!m_interp_magn && !op.si10) return set_vr(op.rt, get_vr(op.ra)); // For expressions matching
if (get_reg_raw(op.ra) && !op.si10) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false); // For expressions matching
set_vr(op.rt, get_vr<s32[4]>(op.ra) | get_imm<s32[4]>(op.si10));
}
void ORHI(spu_opcode_t op)
{
if (!m_interp_magn && !op.si10) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && !op.si10) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s16[8]>(op.ra) | get_imm<s16[8]>(op.si10));
}
void ORBI(spu_opcode_t op)
{
if (!m_interp_magn && !op.si10) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && !op.si10) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s8[16]>(op.ra) | get_imm<s8[16]>(op.si10));
}
@ -7298,49 +7298,49 @@ public:
void ANDI(spu_opcode_t op)
{
if (!m_interp_magn && op.si10 == -1) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && op.si10 == -1) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s32[4]>(op.ra) & get_imm<s32[4]>(op.si10));
}
void ANDHI(spu_opcode_t op)
{
if (!m_interp_magn && op.si10 == -1) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && op.si10 == -1) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s16[8]>(op.ra) & get_imm<s16[8]>(op.si10));
}
void ANDBI(spu_opcode_t op)
{
if (!m_interp_magn && static_cast<s8>(op.si10) == -1) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && static_cast<s8>(op.si10) == -1) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s8[16]>(op.ra) & get_imm<s8[16]>(op.si10));
}
void AI(spu_opcode_t op)
{
if (!m_interp_magn && !op.si10) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && !op.si10) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s32[4]>(op.ra) + get_imm<s32[4]>(op.si10));
}
void AHI(spu_opcode_t op)
{
if (!m_interp_magn && !op.si10) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && !op.si10) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s16[8]>(op.ra) + get_imm<s16[8]>(op.si10));
}
void XORI(spu_opcode_t op)
{
if (!m_interp_magn && !op.si10) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && !op.si10) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s32[4]>(op.ra) ^ get_imm<s32[4]>(op.si10));
}
void XORHI(spu_opcode_t op)
{
if (!m_interp_magn && !op.si10) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && !op.si10) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s16[8]>(op.ra) ^ get_imm<s16[8]>(op.si10));
}
void XORBI(spu_opcode_t op)
{
if (!m_interp_magn && !op.si10) return set_vr(op.rt, get_vr(op.ra));
if (get_reg_raw(op.ra) && !op.si10) return set_reg_fixed(op.rt, get_reg_raw(op.ra), false);
set_vr(op.rt, get_vr<s8[16]>(op.ra) ^ get_imm<s8[16]>(op.si10));
}