mirror of
https://github.com/bluekitchen/btstack.git
synced 2025-03-14 01:27:41 +00:00
port/esp32: add ESP32-LyraT V4.3 Board Support
This commit is contained in:
cuichaochao
Matthias Ringwald
parent
a4ddb25eb3
commit
40ba509983
16
port/esp32/components/btstack/Kconfig.projbuild
Normal file
16
port/esp32/components/btstack/Kconfig.projbuild
Normal file
@ -0,0 +1,16 @@
|
||||
menu "Example Board Configuration"
|
||||
|
||||
choice ESP32_BOARD
|
||||
prompt "ESP32 board"
|
||||
default ESP_CUSTOM_BOARD
|
||||
help
|
||||
select an ESP32 board to use with BTstack.
|
||||
|
||||
config ESP_LYRAT_V4_3_BOARD
|
||||
bool "ESP32-Lyrat V4.3"
|
||||
config ESP_CUSTOM_BOARD
|
||||
bool "ESP32 custom board"
|
||||
|
||||
endchoice
|
||||
|
||||
endmenu
|
||||
@ -53,11 +53,31 @@
|
||||
#include "freertos/FreeRTOS.h"
|
||||
#include "driver/i2s.h"
|
||||
|
||||
#ifdef CONFIG_ESP_LYRAT_V4_3_BOARD
|
||||
#include "driver/i2c.h"
|
||||
#include "driver/gpio.h"
|
||||
#include "es8388.h"
|
||||
|
||||
|
||||
#define IIC_DATA (GPIO_NUM_18)
|
||||
#define IIC_CLK (GPIO_NUM_23)
|
||||
|
||||
static es8388_config_t es8388_i2c_cfg = AUDIO_CODEC_ES8388_DEFAULT();
|
||||
|
||||
static void set_i2s0_mclk(void)
|
||||
{
|
||||
PIN_FUNC_SELECT(PERIPHS_IO_MUX_GPIO0_U, FUNC_GPIO0_CLK_OUT1);
|
||||
WRITE_PERI_REG(PIN_CTRL, 0xFFF0);
|
||||
}
|
||||
|
||||
#endif
|
||||
|
||||
#define DRIVER_POLL_INTERVAL_MS 5
|
||||
#define DMA_BUFFER_COUNT 2
|
||||
#define DMA_BUFFER_SAMPLES 512
|
||||
#define BYTES_PER_SAMPLE_STEREO 4
|
||||
|
||||
|
||||
static int num_channels;
|
||||
static int bytes_per_sample;
|
||||
|
||||
@ -110,6 +130,29 @@ static int btstack_audio_esp32_sink_init(
|
||||
num_channels = channels;
|
||||
bytes_per_sample = channels * 2; // 16-bit
|
||||
|
||||
|
||||
#ifdef CONFIG_ESP_LYRAT_V4_3_BOARD
|
||||
i2s_config_t config =
|
||||
{
|
||||
.mode = I2S_MODE_MASTER | I2S_MODE_TX, // Playback only
|
||||
.sample_rate = samplerate,
|
||||
.bits_per_sample = I2S_BITS_PER_SAMPLE_16BIT,
|
||||
.channel_format = I2S_CHANNEL_FMT_RIGHT_LEFT,
|
||||
.communication_format = I2S_COMM_FORMAT_I2S,
|
||||
.dma_buf_count = 3, // Number of DMA buffers. Max 128.
|
||||
.dma_buf_len = 300, // Size of each DMA buffer in samples. Max 1024.
|
||||
.use_apll = 1,
|
||||
.intr_alloc_flags = ESP_INTR_FLAG_LEVEL1
|
||||
};
|
||||
i2s_pin_config_t pins =
|
||||
{
|
||||
.bck_io_num = GPIO_NUM_5,
|
||||
.ws_io_num = GPIO_NUM_25,
|
||||
.data_out_num = GPIO_NUM_26,
|
||||
.data_in_num = GPIO_NUM_35
|
||||
};
|
||||
#else
|
||||
|
||||
i2s_config_t config =
|
||||
{
|
||||
.mode = I2S_MODE_MASTER | I2S_MODE_TX, // Playback only
|
||||
@ -121,6 +164,7 @@ static int btstack_audio_esp32_sink_init(
|
||||
.dma_buf_len = DMA_BUFFER_SAMPLES, // Size of each DMA buffer in samples. Max 1024.
|
||||
.intr_alloc_flags = ESP_INTR_FLAG_LEVEL1
|
||||
};
|
||||
|
||||
i2s_pin_config_t pins =
|
||||
{
|
||||
.bck_io_num = 26,
|
||||
@ -128,11 +172,27 @@ static int btstack_audio_esp32_sink_init(
|
||||
.data_out_num = 22,
|
||||
.data_in_num = I2S_PIN_NO_CHANGE
|
||||
};
|
||||
#endif
|
||||
|
||||
|
||||
|
||||
#ifdef CONFIG_ESP_LYRAT_V4_3_BOARD
|
||||
set_i2s0_mclk();
|
||||
#endif
|
||||
i2s_driver_install(i2s_num, &config, DMA_BUFFER_COUNT, &i2s_event_queue);
|
||||
i2s_set_pin(i2s_num, &pins);
|
||||
i2s_zero_dma_buffer(i2s_num);
|
||||
|
||||
|
||||
#ifdef CONFIG_ESP_LYRAT_V4_3_BOARD
|
||||
es8388_init(&es8388_i2c_cfg);
|
||||
es8388_config_fmt(ES_MODULE_ADC_DAC, ES_I2S_NORMAL);
|
||||
es8388_set_bits_per_sample(ES_MODULE_ADC_DAC, BIT_LENGTH_16BITS);
|
||||
es8388_set_volume(70);
|
||||
es8388_start(ES_MODULE_ADC_DAC);
|
||||
es8388_set_mute(false);
|
||||
#endif
|
||||
|
||||
return 0;
|
||||
}
|
||||
|
||||
|
||||
359
port/esp32/components/btstack/es8388.c
Normal file
359
port/esp32/components/btstack/es8388.c
Normal file
@ -0,0 +1,359 @@
|
||||
#include <string.h>
|
||||
#include "esp_log.h"
|
||||
#include "driver/gpio.h"
|
||||
#include "es8388.h"
|
||||
|
||||
#define ES8388_TAG "ES8388"
|
||||
|
||||
#define ES_ASSERT(a, format, b, ...) \
|
||||
if ((a) != 0) { \
|
||||
ESP_LOGE(ES8388_TAG, format, ##__VA_ARGS__); \
|
||||
return b;\
|
||||
}
|
||||
|
||||
#define LOG_8388(fmt, ...) ESP_LOGW(ES8388_TAG, fmt, ##__VA_ARGS__)
|
||||
|
||||
static int es_write_reg(uint8_t slave_addr, uint8_t reg_addr, uint8_t data)
|
||||
{
|
||||
int res = 0;
|
||||
i2c_cmd_handle_t cmd = i2c_cmd_link_create();
|
||||
res |= i2c_master_start(cmd);
|
||||
res |= i2c_master_write_byte(cmd, slave_addr, 1 /*ACK_CHECK_EN*/);
|
||||
res |= i2c_master_write_byte(cmd, reg_addr, 1 /*ACK_CHECK_EN*/);
|
||||
res |= i2c_master_write_byte(cmd, data, 1 /*ACK_CHECK_EN*/);
|
||||
res |= i2c_master_stop(cmd);
|
||||
res |= i2c_master_cmd_begin(0, cmd, 1000 / portTICK_RATE_MS);
|
||||
i2c_cmd_link_delete(cmd);
|
||||
ES_ASSERT(res, "es8388_write_reg error", -1);
|
||||
return res;
|
||||
}
|
||||
|
||||
static int es8388_read_reg(uint8_t reg_addr, uint8_t *pdata)
|
||||
{
|
||||
uint8_t data;
|
||||
int res = 0;
|
||||
i2c_cmd_handle_t cmd = i2c_cmd_link_create();
|
||||
|
||||
res |= i2c_master_start(cmd);
|
||||
res |= i2c_master_write_byte(cmd, ES8388_ADDR, 1 /*ACK_CHECK_EN*/);
|
||||
res |= i2c_master_write_byte(cmd, reg_addr, 1 /*ACK_CHECK_EN*/);
|
||||
res |= i2c_master_stop(cmd);
|
||||
res |= i2c_master_cmd_begin(0, cmd, 1000 / portTICK_RATE_MS);
|
||||
i2c_cmd_link_delete(cmd);
|
||||
|
||||
cmd = i2c_cmd_link_create();
|
||||
res |= i2c_master_start(cmd);
|
||||
res |= i2c_master_write_byte(cmd, ES8388_ADDR | 0x01, 1 /*ACK_CHECK_EN*/);
|
||||
res |= i2c_master_read_byte(cmd, &data, 0x01/*NACK_VAL*/);
|
||||
res |= i2c_master_stop(cmd);
|
||||
res |= i2c_master_cmd_begin(0, cmd, 1000 / portTICK_RATE_MS);
|
||||
i2c_cmd_link_delete(cmd);
|
||||
|
||||
ES_ASSERT(res, "es8388_read_reg error", -1);
|
||||
*pdata = data;
|
||||
return res;
|
||||
}
|
||||
|
||||
|
||||
static int i2c_init(i2c_config_t *conf, int port)
|
||||
{
|
||||
int res;
|
||||
|
||||
res = i2c_param_config(port, conf);
|
||||
res |= i2c_driver_install(port, conf->mode, 0, 0, 0);
|
||||
ES_ASSERT(res, "I2cInit error", -1);
|
||||
return res;
|
||||
}
|
||||
|
||||
|
||||
void es8388_read_all_regs()
|
||||
{
|
||||
for (int i = 0; i < 50; i++) {
|
||||
uint8_t reg = 0;
|
||||
es8388_read_reg(i, ®);
|
||||
ets_printf("%x: %x\n", i, reg);
|
||||
}
|
||||
}
|
||||
|
||||
int es8388_write_reg(uint8_t regAdd, uint8_t data)
|
||||
{
|
||||
return es_write_reg(ES8388_ADDR, regAdd, data);
|
||||
}
|
||||
|
||||
|
||||
static int es8388_set_adc_dac_volume(int mode, int volume, int dot)
|
||||
{
|
||||
int res = 0;
|
||||
if ( volume < -96 || volume > 0 ) {
|
||||
LOG_8388("Warning: volume < -96! or > 0!\n");
|
||||
if (volume < -96)
|
||||
volume = -96;
|
||||
else
|
||||
volume = 0;
|
||||
}
|
||||
dot = (dot >= 5 ? 1 : 0);
|
||||
volume = (-volume << 1) + dot;
|
||||
if (mode == ES_MODULE_ADC || mode == ES_MODULE_ADC_DAC) {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL8, volume);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL9, volume); //ADC Right Volume=0db
|
||||
}
|
||||
if (mode == ES_MODULE_DAC || mode == ES_MODULE_ADC_DAC) {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL5, volume);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL4, volume);
|
||||
}
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_start(es_codec_module_t mode)
|
||||
{
|
||||
int res = 0;
|
||||
uint8_t prev_data = 0, data = 0;
|
||||
es8388_read_reg(ES8388_DACCONTROL21, &prev_data);
|
||||
if (mode == ES_MODULE_LINE) {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL16, 0x09); // 0x00 audio on LIN1&RIN1, 0x09 LIN2&RIN2 by pass enable
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL17, 0x50); // left DAC to left mixer enable and LIN signal to left mixer enable 0db : bupass enable
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL20, 0x50); // right DAC to right mixer enable and LIN signal to right mixer enable 0db : bupass enable
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL21, 0xC0); //enable adc
|
||||
} else {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL21, 0x80); //enable dac
|
||||
}
|
||||
es8388_read_reg(ES8388_DACCONTROL21, &data);
|
||||
if (prev_data != data) {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_CHIPPOWER, 0xF0); //start state machine
|
||||
// res |= es8388_write_reg(ES8388_ADDR, ES8388_CONTROL1, 0x16);
|
||||
// res |= es8388_write_reg(ES8388_ADDR, ES8388_CONTROL2, 0x50);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_CHIPPOWER, 0x00); //start state machine
|
||||
}
|
||||
if (mode == ES_MODULE_ADC || mode == ES_MODULE_ADC_DAC || mode == ES_MODULE_LINE)
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCPOWER, 0x00); //power up adc and line in
|
||||
//res |= es8388_set_adc_dac_volume(ES_MODULE_ADC, 0, 0); // 0db
|
||||
if (mode == ES_MODULE_DAC || mode == ES_MODULE_ADC_DAC || mode == ES_MODULE_LINE) {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACPOWER, 0x3c); //power up dac and line out
|
||||
res |= es8388_set_mute(false);
|
||||
//res |= es8388_set_adc_dac_volume(ES_MODULE_DAC, 0, 0); // 0db
|
||||
}
|
||||
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_stop(es_codec_module_t mode)
|
||||
{
|
||||
int res = 0;
|
||||
if (mode == ES_MODULE_LINE) {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL21, 0x80); //enable dac
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL16, 0x00); // 0x00 audio on LIN1&RIN1, 0x09 LIN2&RIN2
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL17, 0x90); // only left DAC to left mixer enable 0db
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL20, 0x90); // only right DAC to right mixer enable 0db
|
||||
return res;
|
||||
}
|
||||
if (mode == ES_MODULE_DAC || mode == ES_MODULE_ADC_DAC) {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACPOWER, 0x00);
|
||||
res |= es8388_set_mute(true);
|
||||
//res |= es8388_set_adc_dac_volume(ES_MODULE_DAC, -96, 5); // 0db
|
||||
//res |= es8388_write_reg(ES8388_ADDR, ES8388_DACPOWER, 0xC0); //power down dac and line out
|
||||
}
|
||||
if (mode == ES_MODULE_ADC || mode == ES_MODULE_ADC_DAC) {
|
||||
//res |= es8388_set_adc_dac_volume(ES_MODULE_ADC, -96, 5); // 0db
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCPOWER, 0xFF); //power down adc and line in
|
||||
}
|
||||
if (mode == ES_MODULE_ADC_DAC) {
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL21, 0x9C); //disable mclk
|
||||
// res |= es8388_write_reg(ES8388_ADDR, ES8388_CONTROL1, 0x00);
|
||||
// res |= es8388_write_reg(ES8388_ADDR, ES8388_CONTROL2, 0x58);
|
||||
// res |= es8388_write_reg(ES8388_ADDR, ES8388_CHIPPOWER, 0xF3); //stop state machine
|
||||
}
|
||||
|
||||
return res;
|
||||
}
|
||||
|
||||
|
||||
int es8388_i2s_config_clock(es_codec_i2s_clock_t cfg)
|
||||
{
|
||||
int res = 0;
|
||||
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_MASTERMODE, cfg.sclk_div);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL5, cfg.lclk_div); //ADCFsMode,singel SPEED,RATIO=256
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL2, cfg.lclk_div); //ADCFsMode,singel SPEED,RATIO=256
|
||||
|
||||
return res;
|
||||
}
|
||||
|
||||
void es8388_uninit()
|
||||
{
|
||||
es_write_reg(ES8388_ADDR, ES8388_CHIPPOWER, 0xFF); //reset and stop es8388
|
||||
// i2c_driver_delete(cfg->i2c_port_num);
|
||||
}
|
||||
|
||||
int es8388_init(es8388_config_t *cfg)
|
||||
{
|
||||
int res = 0;
|
||||
res = i2c_init(&cfg->i2c_cfg, cfg->i2c_port_num); // ESP32 in master mode
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL3, 0x04); // 0x04 mute/0x00 unmute&ramp;DAC unmute and disabled digital volume control soft ramp
|
||||
/* Chip Control and Power Management */
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_CONTROL2, 0x50);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_CHIPPOWER, 0x00); //normal all and power up all
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_MASTERMODE, cfg->es_mode); //CODEC IN I2S SLAVE MODE
|
||||
|
||||
/* dac */
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACPOWER, 0xC0); //disable DAC and disable Lout/Rout/1/2
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_CONTROL1, 0x12); //Enfr=0,Play&Record Mode,(0x17-both of mic&paly)
|
||||
// res |= es8388_write_reg(ES8388_ADDR, ES8388_CONTROL2, 0); //LPVrefBuf=0,Pdn_ana=0
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL1, 0x18);//1a 0x18:16bit iis , 0x00:24
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL2, 0x02); //DACFsMode,SINGLE SPEED; DACFsRatio,256
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL16, 0x00); // 0x00 audio on LIN1&RIN1, 0x09 LIN2&RIN2
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL17, 0x90); // only left DAC to left mixer enable 0db
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL20, 0x90); // only right DAC to right mixer enable 0db
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL21, 0x80); //set internal ADC and DAC use the same LRCK clock, ADC LRCK as internal LRCK
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL23, 0x00); //vroi=0
|
||||
res |= es8388_set_adc_dac_volume(ES_MODULE_DAC, 0, 0); // 0db
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACPOWER, cfg->dac_output); //0x3c Enable DAC and Enable Lout/Rout/1/2
|
||||
/* adc */
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCPOWER, 0xFF);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL1, 0x88); //0x88 MIC PGA =24DB
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL2, cfg->adc_input); //0x00 LINSEL & RINSEL, LIN1/RIN1 as ADC Input; DSSEL,use one DS Reg11; DSR, LINPUT1-RINPUT1
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL3, 0x02);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL4, 0x0c); //0d 0x0c I2S-16BIT, LEFT ADC DATA = LIN1 , RIGHT ADC DATA =RIN1
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL5, 0x02); //ADCFsMode,singel SPEED,RATIO=256
|
||||
//ALC for Microphone
|
||||
res |= es8388_set_adc_dac_volume(ES_MODULE_ADC, 0, 0); // 0db
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCPOWER, 0x09); //Power up ADC, Enable LIN&RIN, Power down MICBIAS, set int1lp to low power mode
|
||||
|
||||
es8388_pa_power(true);
|
||||
ESP_LOGE(ES8388_TAG, "init, out:%02x, in:%02x", cfg->dac_output, cfg->adc_input);
|
||||
ESP_LOGE(ES8388_TAG, "res = %d", res);
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_config_fmt(es_codec_module_t mode, es_codec_i2s_fmt_t fmt)
|
||||
{
|
||||
int res = 0;
|
||||
uint8_t reg = 0;
|
||||
if (mode == ES_MODULE_ADC || mode == ES_MODULE_ADC_DAC) {
|
||||
res = es8388_read_reg(ES8388_ADCCONTROL4, ®);
|
||||
reg = reg & 0xfc;
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL4, reg | fmt);
|
||||
}
|
||||
if (mode == ES_MODULE_DAC || mode == ES_MODULE_ADC_DAC) {
|
||||
res = es8388_read_reg(ES8388_DACCONTROL1, ®);
|
||||
reg = reg & 0xf9;
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL1, reg | (fmt << 1));
|
||||
}
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_set_volume(int volume)
|
||||
{
|
||||
int res;
|
||||
if (volume < 0)
|
||||
volume = 0;
|
||||
else if (volume > 100)
|
||||
volume = 100;
|
||||
volume /= 3;
|
||||
res = es_write_reg(ES8388_ADDR, ES8388_DACCONTROL24, volume);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL25, volume); //ADC Right Volume=0db
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL26, 0);
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL27, 0);
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_get_volume(int *volume)
|
||||
{
|
||||
int res;
|
||||
uint8_t reg = 0;
|
||||
res = es8388_read_reg(ES8388_DACCONTROL24, ®);
|
||||
if (res == ESP_FAIL) {
|
||||
*volume = 0;
|
||||
} else {
|
||||
*volume = reg;
|
||||
*volume *= 3;
|
||||
if (*volume == 99)
|
||||
*volume = 100;
|
||||
}
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_set_bits_per_sample(es_codec_module_t mode, es_codec_bits_len_t bitPerSample)
|
||||
{
|
||||
int res = 0;
|
||||
uint8_t reg = 0;
|
||||
int bits = (int)bitPerSample;
|
||||
|
||||
if (mode == ES_MODULE_ADC || mode == ES_MODULE_ADC_DAC) {
|
||||
res = es8388_read_reg(ES8388_ADCCONTROL4, ®);
|
||||
reg = reg & 0xe3;
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL4, reg | (bits << 2));
|
||||
}
|
||||
if (mode == ES_MODULE_DAC || mode == ES_MODULE_ADC_DAC) {
|
||||
res = es8388_read_reg(ES8388_DACCONTROL1, ®);
|
||||
reg = reg & 0xc7;
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL1, reg | (bits << 3));
|
||||
}
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_set_mute(int enable)
|
||||
{
|
||||
int res;
|
||||
uint8_t reg = 0;
|
||||
res = es8388_read_reg(ES8388_DACCONTROL3, ®);
|
||||
reg = reg & 0xFB;
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACCONTROL3, reg | (((int)enable) << 2));
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_get_mute(int *mute)
|
||||
{
|
||||
int res = -1;
|
||||
uint8_t reg = 0;
|
||||
res = es8388_read_reg(ES8388_DACCONTROL3, ®);
|
||||
if (res == ESP_OK) {
|
||||
reg = (reg & 0x04) >> 2;
|
||||
}
|
||||
*mute = reg;
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_set_dac_ouput(int output)
|
||||
{
|
||||
int res;
|
||||
uint8_t reg = 0;
|
||||
res = es8388_read_reg(ES8388_DACPOWER, ®);
|
||||
reg = reg & 0xc3;
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_DACPOWER, reg | output);
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_set_adc_input(es_codec_adc_input_t input)
|
||||
{
|
||||
int res;
|
||||
uint8_t reg = 0;
|
||||
res = es8388_read_reg(ES8388_ADCCONTROL2, ®);
|
||||
reg = reg & 0x0f;
|
||||
res |= es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL2, reg | input);
|
||||
return res;
|
||||
}
|
||||
|
||||
int es8388_set_mic_gain(es_codec_mic_gain_t gain)
|
||||
{
|
||||
int res, gain_n;
|
||||
gain_n = (int)gain / 3;
|
||||
res = es_write_reg(ES8388_ADDR, ES8388_ADCCONTROL1, gain_n); //MIC PGA
|
||||
return res;
|
||||
}
|
||||
|
||||
void es8388_pa_power(bool enable)
|
||||
{
|
||||
gpio_config_t io_conf;
|
||||
memset(&io_conf, 0, sizeof(io_conf));
|
||||
io_conf.intr_type = GPIO_PIN_INTR_DISABLE;
|
||||
io_conf.mode = GPIO_MODE_OUTPUT;
|
||||
io_conf.pin_bit_mask = 1UL << GPIO_NUM_21;
|
||||
io_conf.pull_down_en = 0;
|
||||
io_conf.pull_up_en = 0;
|
||||
gpio_config(&io_conf);
|
||||
if (enable) {
|
||||
gpio_set_level(GPIO_NUM_21, 1);
|
||||
} else {
|
||||
gpio_set_level(GPIO_NUM_21, 0);
|
||||
}
|
||||
}
|
||||
266
port/esp32/components/btstack/es8388.h
Normal file
266
port/esp32/components/btstack/es8388.h
Normal file
@ -0,0 +1,266 @@
|
||||
#ifndef ES8388_H
|
||||
|
||||
#define ES8388_H
|
||||
|
||||
#include "esp_types.h"
|
||||
#include "driver/i2c.h"
|
||||
|
||||
/* ES8388 address */
|
||||
#define ES8388_ADDR 0x20 // 0x22:CE=1;0x20:CE=0
|
||||
|
||||
/* ES8388 register */
|
||||
#define ES8388_CONTROL1 0x00
|
||||
#define ES8388_CONTROL2 0x01
|
||||
|
||||
#define ES8388_CHIPPOWER 0x02
|
||||
|
||||
#define ES8388_ADCPOWER 0x03
|
||||
#define ES8388_DACPOWER 0x04
|
||||
|
||||
#define ES8388_CHIPLOPOW1 0x05
|
||||
#define ES8388_CHIPLOPOW2 0x06
|
||||
|
||||
#define ES8388_ANAVOLMANAG 0x07
|
||||
|
||||
#define ES8388_MASTERMODE 0x08
|
||||
/* ADC */
|
||||
#define ES8388_ADCCONTROL1 0x09
|
||||
#define ES8388_ADCCONTROL2 0x0a
|
||||
#define ES8388_ADCCONTROL3 0x0b
|
||||
#define ES8388_ADCCONTROL4 0x0c
|
||||
#define ES8388_ADCCONTROL5 0x0d
|
||||
#define ES8388_ADCCONTROL6 0x0e
|
||||
#define ES8388_ADCCONTROL7 0x0f
|
||||
#define ES8388_ADCCONTROL8 0x10
|
||||
#define ES8388_ADCCONTROL9 0x11
|
||||
#define ES8388_ADCCONTROL10 0x12
|
||||
#define ES8388_ADCCONTROL11 0x13
|
||||
#define ES8388_ADCCONTROL12 0x14
|
||||
#define ES8388_ADCCONTROL13 0x15
|
||||
#define ES8388_ADCCONTROL14 0x16
|
||||
/* DAC */
|
||||
#define ES8388_DACCONTROL1 0x17
|
||||
#define ES8388_DACCONTROL2 0x18
|
||||
#define ES8388_DACCONTROL3 0x19
|
||||
#define ES8388_DACCONTROL4 0x1a
|
||||
#define ES8388_DACCONTROL5 0x1b
|
||||
#define ES8388_DACCONTROL6 0x1c
|
||||
#define ES8388_DACCONTROL7 0x1d
|
||||
#define ES8388_DACCONTROL8 0x1e
|
||||
#define ES8388_DACCONTROL9 0x1f
|
||||
#define ES8388_DACCONTROL10 0x20
|
||||
#define ES8388_DACCONTROL11 0x21
|
||||
#define ES8388_DACCONTROL12 0x22
|
||||
#define ES8388_DACCONTROL13 0x23
|
||||
#define ES8388_DACCONTROL14 0x24
|
||||
#define ES8388_DACCONTROL15 0x25
|
||||
#define ES8388_DACCONTROL16 0x26
|
||||
#define ES8388_DACCONTROL17 0x27
|
||||
#define ES8388_DACCONTROL18 0x28
|
||||
#define ES8388_DACCONTROL19 0x29
|
||||
#define ES8388_DACCONTROL20 0x2a
|
||||
#define ES8388_DACCONTROL21 0x2b
|
||||
#define ES8388_DACCONTROL22 0x2c
|
||||
#define ES8388_DACCONTROL23 0x2d
|
||||
#define ES8388_DACCONTROL24 0x2e
|
||||
#define ES8388_DACCONTROL25 0x2f
|
||||
#define ES8388_DACCONTROL26 0x30
|
||||
#define ES8388_DACCONTROL27 0x31
|
||||
#define ES8388_DACCONTROL28 0x32
|
||||
#define ES8388_DACCONTROL29 0x33
|
||||
#define ES8388_DACCONTROL30 0x34
|
||||
|
||||
typedef enum {
|
||||
ES_MODULE_MIN = -1,
|
||||
ES_MODULE_ADC = 0x01,
|
||||
ES_MODULE_DAC = 0x02,
|
||||
ES_MODULE_ADC_DAC = 0x03,
|
||||
ES_MODULE_LINE = 0x04,
|
||||
ES_MODULE_MAX
|
||||
} es_codec_module_t;
|
||||
|
||||
typedef enum {
|
||||
ES_ = -1,
|
||||
ES_I2S_NORMAL = 0,
|
||||
ES_I2S_LEFT = 1,
|
||||
ES_I2S_RIGHT = 2,
|
||||
ES_I2S_DSP = 3,
|
||||
ES_I2S_MAX
|
||||
} es_codec_i2s_fmt_t;
|
||||
|
||||
typedef enum {
|
||||
MclkDiv_MIN = -1,
|
||||
MclkDiv_1 = 1,
|
||||
MclkDiv_2 = 2,
|
||||
MclkDiv_3 = 3,
|
||||
MclkDiv_4 = 4,
|
||||
MclkDiv_6 = 5,
|
||||
MclkDiv_8 = 6,
|
||||
MclkDiv_9 = 7,
|
||||
MclkDiv_11 = 8,
|
||||
MclkDiv_12 = 9,
|
||||
MclkDiv_16 = 10,
|
||||
MclkDiv_18 = 11,
|
||||
MclkDiv_22 = 12,
|
||||
MclkDiv_24 = 13,
|
||||
MclkDiv_33 = 14,
|
||||
MclkDiv_36 = 15,
|
||||
MclkDiv_44 = 16,
|
||||
MclkDiv_48 = 17,
|
||||
MclkDiv_66 = 18,
|
||||
MclkDiv_72 = 19,
|
||||
MclkDiv_5 = 20,
|
||||
MclkDiv_10 = 21,
|
||||
MclkDiv_15 = 22,
|
||||
MclkDiv_17 = 23,
|
||||
MclkDiv_20 = 24,
|
||||
MclkDiv_25 = 25,
|
||||
MclkDiv_30 = 26,
|
||||
MclkDiv_32 = 27,
|
||||
MclkDiv_34 = 28,
|
||||
MclkDiv_7 = 29,
|
||||
MclkDiv_13 = 30,
|
||||
MclkDiv_14 = 31,
|
||||
MclkDiv_MAX,
|
||||
} sclk_div_t;
|
||||
|
||||
typedef enum {
|
||||
LclkDiv_MIN = -1,
|
||||
LclkDiv_128 = 0,
|
||||
LclkDiv_192 = 1,
|
||||
LclkDiv_256 = 2,
|
||||
LclkDiv_384 = 3,
|
||||
LclkDiv_512 = 4,
|
||||
LclkDiv_576 = 5,
|
||||
LclkDiv_768 = 6,
|
||||
LclkDiv_1024 = 7,
|
||||
LclkDiv_1152 = 8,
|
||||
LclkDiv_1408 = 9,
|
||||
LclkDiv_1536 = 10,
|
||||
LclkDiv_2112 = 11,
|
||||
LclkDiv_2304 = 12,
|
||||
|
||||
LclkDiv_125 = 16,
|
||||
LclkDiv_136 = 17,
|
||||
LclkDiv_250 = 18,
|
||||
LclkDiv_272 = 19,
|
||||
LclkDiv_375 = 20,
|
||||
LclkDiv_500 = 21,
|
||||
LclkDiv_544 = 22,
|
||||
LclkDiv_750 = 23,
|
||||
LclkDiv_1000 = 24,
|
||||
LclkDiv_1088 = 25,
|
||||
LclkDiv_1496 = 26,
|
||||
LclkDiv_1500 = 27,
|
||||
LclkDiv_MAX,
|
||||
} lclk_div_t;
|
||||
|
||||
|
||||
typedef struct {
|
||||
sclk_div_t sclk_div;
|
||||
lclk_div_t lclk_div;
|
||||
} es_codec_i2s_clock_t;
|
||||
|
||||
typedef enum {
|
||||
BIT_LENGTH_MIN = -1,
|
||||
BIT_LENGTH_16BITS = 0x03,
|
||||
BIT_LENGTH_18BITS = 0x02,
|
||||
BIT_LENGTH_20BITS = 0x01,
|
||||
BIT_LENGTH_24BITS = 0x00,
|
||||
BIT_LENGTH_32BITS = 0x04,
|
||||
BIT_LENGTH_MAX,
|
||||
} es_codec_bits_len_t;
|
||||
|
||||
typedef enum {
|
||||
MIC_GAIN_MIN = -1,
|
||||
MIC_GAIN_0DB = 0,
|
||||
MIC_GAIN_3DB = 3,
|
||||
MIC_GAIN_6DB = 6,
|
||||
MIC_GAIN_9DB = 9,
|
||||
MIC_GAIN_12DB = 12,
|
||||
MIC_GAIN_15DB = 15,
|
||||
MIC_GAIN_18DB = 18,
|
||||
MIC_GAIN_21DB = 21,
|
||||
MIC_GAIN_24DB = 24,
|
||||
MIC_GAIN_MAX,
|
||||
} es_codec_mic_gain_t;
|
||||
|
||||
|
||||
|
||||
typedef enum {
|
||||
DAC_OUTPUT_MIN = -1,
|
||||
DAC_OUTPUT_LOUT1 = 0x04,
|
||||
DAC_OUTPUT_LOUT2 = 0x08,
|
||||
DAC_OUTPUT_SPK = 0x09,
|
||||
DAC_OUTPUT_ROUT1 = 0x10,
|
||||
DAC_OUTPUT_ROUT2 = 0x20,
|
||||
DAC_OUTPUT_ALL = 0x3c,
|
||||
DAC_OUTPUT_MAX,
|
||||
} es_codec_dac_output_t;
|
||||
|
||||
typedef enum {
|
||||
ADC_INPUT_MIN = -1,
|
||||
ADC_INPUT_LINPUT1_RINPUT1 = 0x00,
|
||||
ADC_INPUT_MIC1 = 0x05,
|
||||
ADC_INPUT_MIC2 = 0x06,
|
||||
ADC_INPUT_LINPUT2_RINPUT2 = 0x50,
|
||||
ADC_INPUT_DIFFERENCE = 0xf0,
|
||||
ADC_INPUT_MAX,
|
||||
} es_codec_adc_input_t;
|
||||
|
||||
|
||||
typedef enum {
|
||||
ES_MODE_MIN = -1,
|
||||
ES_MODE_SLAVE = 0x00,
|
||||
ES_MODE_MASTER = 0x01,
|
||||
ES_MODE_MAX,
|
||||
} es_codec_mode_t;
|
||||
|
||||
typedef struct {
|
||||
es_codec_mode_t es_mode;
|
||||
i2c_port_t i2c_port_num;
|
||||
i2c_config_t i2c_cfg;
|
||||
es_codec_dac_output_t dac_output;
|
||||
es_codec_adc_input_t adc_input;
|
||||
} es8388_config_t;
|
||||
|
||||
|
||||
#define AUDIO_CODEC_ES8388_DEFAULT(){ \
|
||||
.es_mode = ES_MODE_SLAVE, \
|
||||
.i2c_port_num = I2C_NUM_0, \
|
||||
.i2c_cfg = { \
|
||||
.mode = I2C_MODE_MASTER, \
|
||||
.sda_io_num = IIC_DATA, \
|
||||
.scl_io_num = IIC_CLK, \
|
||||
.sda_pullup_en = GPIO_PULLUP_ENABLE,\
|
||||
.scl_pullup_en = GPIO_PULLUP_ENABLE,\
|
||||
.master.clk_speed = 100000\
|
||||
}, \
|
||||
.adc_input= ADC_INPUT_LINPUT1_RINPUT1,\
|
||||
.dac_output = DAC_OUTPUT_LOUT1 | DAC_OUTPUT_LOUT2 | DAC_OUTPUT_ROUT1 | DAC_OUTPUT_ROUT2,\
|
||||
};
|
||||
|
||||
int es8388_init(es8388_config_t *cfg);
|
||||
void es8388_uninit();
|
||||
|
||||
int es8388_config_fmt(es_codec_module_t mode, es_codec_i2s_fmt_t fmt);
|
||||
|
||||
int es8388_i2s_config_clock(es_codec_i2s_clock_t cfg);
|
||||
int es8388_set_bits_per_sample(es_codec_module_t mode, es_codec_bits_len_t bits);
|
||||
|
||||
int es8388_start(es_codec_module_t mode);
|
||||
int es8388_stop(es_codec_module_t mode);
|
||||
|
||||
int es8388_set_volume(int volume);
|
||||
int es8388_get_volume(int *volume);
|
||||
|
||||
int es8388_set_mute(int enable);
|
||||
int es8388_get_mute(int *enable);
|
||||
int es8388_set_mic_gain(es_codec_mic_gain_t gain);
|
||||
|
||||
int es8388_set_adc_input(es_codec_adc_input_t input);
|
||||
int es8388_set_dac_ouput(es_codec_dac_output_t output);
|
||||
void es8388_pa_power(bool enable);
|
||||
|
||||
|
||||
#endif
|
||||
Loading…
x
Reference in New Issue
Block a user